Perbezaan Antara Skrin LCD TTL dan Skrin LCD LVDS

Perbezaan Antara Skrin LCD TTL dan Skrin LCD LVDS

1. Penerangan antara muka skrin TTL

Isyarat TTL ialah isyarat standard yang TFT-LCD boleh kenali, dan LVDS, TMDS dan isyarat lain yang digunakan kemudian semuanya diperoleh daripada kodnya. Oleh kerana tahap isyarat TTL adalah kira-kira 3V, ia mempunyai kesan yang besar pada penghantaran berkelajuan tinggi dan jarak jauh, dan keupayaan anti-gangguan adalah lemah. Antara muka LVDS kemudiannya menyelesaikan masalah ini dengan berkesan. Selagi skrin berada di atas XGA, kaedah antara muka LVDS biasanya digunakan.

Kebanyakan skrin awal 12" dan di bawah ialah antara muka TTL 6-bit tunggal. Pin sambungan pada skrin biasanya 41 pin dan 31 pin, dan peleraian ialah VGA (640X48{{21 }}) SVGA (800X600). Kebanyakan pin 12" ialah 41, dan resolusinya ialah Ya: 800X600, skrin kecil di bawah 10″ kebanyakannya 31 pin, resolusi ialah 640X480, terdapat 22 6-bit garis isyarat TTL secara keseluruhan, (paling kurang, elektrik dan tanah tidak dikira), ia adalah R, G, B tiga warna utama Isyarat, dua HS, VS isyarat penyegerakan mendatar dan menegak, satu isyarat jam CK, satu data DE membolehkan isyarat. Antaranya, tiga isyarat warna utama R, G dan B mempunyai nombor talian data yang berbeza mengikut bilangan digit skrin, dan terdapat 6 bit Garis isyarat skrin 6-bit ialah: R0 ~R5, G0~G5, B0~B5. Garis isyarat skrin 8-bit ialah: R0~R7, G0~G7, B0~B7. Tiga isyarat warna utama Ia adalah isyarat warna, salah letak akan menyebabkan kekeliruan warna, dan 4 lagi (HS, VS, DE, CK) ialah isyarat kawalan, dan sambungan yang salah akan menyebabkan skrin tidak menyala. Ia tidak boleh dipaparkan seperti biasa.

2. LVDS (isyarat pembezaan rendah)

Prinsip kerjanya ialah: isyarat TTL input dikodkan oleh cip khusus ke dalam isyarat LVDS. Skrin {{0}}bit tunggal mempunyai 4 set pembezaan, (3 set data, 1 set jam) dan satu 8-skrin bit mempunyai 5 set pembezaan (4 set data, 1 set jam). Isyarat ditakrifkan sebagai: D0-, D0 tambah|D1-, D1 tambah|D2-, D2 tambah|CK-, CK tambah|D3-, D3 tambah , jika ia ialah satu 6-skrin bit, tiada kumpulan data D3-, D3 tambah. Skrin LVDS juga merupakan skrin TTL dalam analisis akhir, kerana tahap isyarat LVDS adalah kira-kira 1V, dan gangguan antara garis - dan garis tambah boleh membatalkan satu sama lain, dan keupayaan anti-gangguan adalah kuat, iaitu sangat sesuai untuk skrin resolusi tinggi.

Oleh kerana resolusi beberapa skrin resolusi tinggi adalah terlalu tinggi, ia ditimpa oleh penghantaran LVDS sehala sahaja, jadi antara muka LVDS dwi saluran digunakan untuk mengurangkan kadar setiap saluran LVDS dan meningkatkan kestabilan isyarat. Skrin dwi 6-bit ialah 8 kumpulan perbezaan, (6 kumpulan data, 2 kumpulan jam), dwi 8 skrin ialah 10 kumpulan perbezaan (8 kumpulan data, 2 kumpulan jam).

Biasanya dalam skrin antara muka LVDS, kebanyakannya palam rata. 14P, 20P, 30P, dan terdapat juga dua baris 21P. 14P menyokong skrin bit (tunggal 6, tunggal 8) secara teori, 20P, 21P menyokong skrin bit (tunggal 6, tunggal 8, dua 6) skrin bit, 30P mungkin

Berbanding dengan skrin TTL, skrin LVDS jauh lebih tunggal. Ia lebih mudah untuk diukur dan dianggarkan. Antara muka LVDS boleh diukur dengan multimeter. Mula-mula cari tanah, kemudian cari bekalan kuasa. Bekalan kuasa adalah bersama-sama dengan fius, dan kemudian isyarat. Isyarat skrin LVDS adalah berpasangan. Rintangan ialah 100 ohm, secara amnya (-, tambah , GND). Kesukarannya adalah untuk mengenal pasti sama ada jam sebelum atau selepas data.